55问答网
所有问题
当前搜索:
74ls161
74LS161
的时钟信号电压范围有要求吗?
答:
74LS是TTL电路,要求输入的电压信号在0-5V范围内,最大电压可到5.5V。
74LS161
输入电压高电平时要求输入电压最小值为2V,低电平时输入电压最大值为0.8V。TTL电路是晶体管-晶体管逻辑电路的英文缩写(Transister-Transister-Logic ),是数字集成电路的一大门类。它采用双极型工艺制造,具有高速度低功耗...
如何用
74LS161
设计十二进制计数器
答:
ls161是四位二进制计数器,本来一片就可以改成12进制计数器。可是,要用数码管显示出来,就要用两片计数器,一片计十位,一片计个位。根据
74LS161
的真值表和同步置数的规则可以推出置数输入端输入数值应为0100,此时从0100~1111共12个状态,即构成十二进制计数器。将进位输出连接至同步置数端构成...
ct
74LS161
和CT74LS192的用法有哪些?
答:
CT
74LS161
和CT74LS192是数字逻辑集成电路,其中CT74LS161是4位二进制计数器,CT74LS192是可编程分频器。利用这两个芯片可以设计出N进制计数器。以下是N=3时的设计方案:使用CT74LS161构建3进制计数器 首先需要构建一个3进制计数器。CT74LS161本身是4位二进制计数器,因此需要进行一些改动。将CLR和...
74LS161
能否作寄存器?如何应用?
答:
可以。
74LS161
采用异步清零,在异步清零的计数器电路中,只要RD’出现低电平,触发器立即被置零,不受CLK的控制。寄存器为有限存贮容量的高速存贮部件,它们可用来暂存指令、数据和地址。在中央处理器的控制部件中,包含的寄存器有指令寄存器(IR)和程序计数器(PC)。在中央处理器的算术及逻辑部件中,寄存器...
个
74LS161
做一个100进制的计数器 怎么也
答:
要用两片
74LS161
,把两片都改成十进制计数器,个位可采用反馈置数法,用1001状态产生置数信号,并取反后送十位作为进位信号,实现级联。十位采用反馈清零法复位回0。仿真图即逻辑图如下,数码管可以不画,是为了仿真显示结果的。
在熟悉
74ls161
逻辑功能的基础上,利用74ls161采用置零法设计12进制计数器...
答:
74ls161
是四位二进 制计数器,本来一片就可以改成12进制计数器。可是,要用数码管显示出来,就要用两片计数器,一片计十位,一片计个位。而且个位要改成十进制计数器,两片采用反馈置零法改成12进制计数器,利用12的状态,产生 一个复位信号,使两片计数器回0,实现改制。要用数码管显示,就要用...
用1个
74LS161
和3个异或门 1个与非门,设计一个可以自动加、减循环计数...
答:
161作为计数器,做10进制。1110110110用与非门实现。
LS161
的11脚(Q3)和13脚(Q1)接到LS20的其中一个与非门的两个输入端,LS20是双4输入与非门,也就是一个与非门有四个输入端,所以另外两个输入端应该接高电平,把这个与非门的输出端接到LS161的CR非端(1脚)。输出就是一个十进制计数器了,...
急求!如何用
74ls161
和与非门设计四进制计数器。
答:
1、用74HC161设计一个四进制计数器,使用同步置数功能。当计数到最大数3时,用一个与非门74LS00,产生一个置数信号加到置数端LD即可。下图是逻辑图,也是仿真图,是计数到最大数3时的截图。2、要用到两片
74LS161
,需要两计数器进行级联,采用同步并行级联方式。其中ET和EP都接高电平。低片计数到...
如何用
74LS161
芯片构成60进制计数器
答:
用两片
74LS161
芯片,一片控制个位,为十进制;另一片控制十位,为六进制。个位的最高位0,接十位的CP,个位十进制计数器经过十个脉冲循环一次,每当第十个脉冲来到后Q由1变为0,相当于一个下降沿,使十位六进制计数器计数。经过六十个脉冲,个位和十位计数器都恢复为0000。
如何用
74LS161
芯片构成60进制计数器
答:
用两片
74LS161
芯片,一片控制个位,为十进制;另一片控制十位,为六进制。个位的最高位0,接十位的CP,个位十进制计数器经过十个脉冲循环一次,每当第十个脉冲来到后Q由1变为0,相当于一个下降沿,使十位六进制计数器计数。经过六十个脉冲,个位和十位计数器都恢复为0000。
首页
<上一页
11
12
13
14
16
17
18
19
20
下一页
尾页
15
其他人还搜