55问答网
所有问题
当前搜索:
74ls161
multisim中
74LS161
与74LS160有什么不一样?
答:
74LS161
是计数器除法器逻辑IC 74LS160 直插 逻辑计数器芯片 两个差不多一样的
我
74ls
48连7段数码管。
161
接了非门做倒数接到48上。然后数码管的数字显...
答:
74LS161
计数器输出是原码,为什么要加非门,那变成反码,当然显是乱码了。因为74LS48只能显0~9,而161输出的0~5,经非门变成了F~A,即15~10,74LS48译码就是6个乱码。要做减法计数,应该用74LS168,是十进制数的加/减计数器。
请教一个数电
74LS161
计数器的问题
答:
答案是256:1)左边LD置数端悬空为高电平,即1100的状态只出现一次。2)左边达到16时才会给右边的一个信号。3)右边的只有计数达到16时才会输出一个置数信号。4)第一次右边置数时情况是:左边先计数4次就给右边的一个信号,之后左边都要计数到16时才会给右边一个信号。一直计数到4+15*16=254时...
multisim里面ct
74ls161
在哪
答:
在“TTL”→“74LS"库中,
74LS161
D(N)。
5、试用
74LS161
构成十进制计数器,要求画出线路图,并有简单的过程说明...
答:
蛮简单的,图不知道有没有上传成功。CT即EP,ET都是计数时能端,都接高电平。CP为计数输入端。LD为预置使能端,这里不用,置高电平。QA,QB,QC.QD为输出端。十进制即为从0-9九种状态。RD是异步清零端,就是任何时候当RD为0时,QA,QB.QC.QD回到0重新开始计数。故让计数到10的时候,QD,QC,QB...
急求用
74ls161
和00芯片设计的十进制计数器电路图(标好管脚的)!!!明天...
答:
74161的引脚它标注的和书上的不同,但是是一样的,ENP,ENT就是书上的计数使能端CEP、CET,CLK就是时钟端CP,MR为清零端CR,RCO为进位端TC。LOAD为置数端。采用的是反馈清零法,十进制0000(十进制数0)到1001(十进制数9)的0~9的计数器。Q0和Q1端引出接了一个两输入与非门。
设计一个可控进制的计数器,当输入控制变量M=0时工作在五进制;M=1时...
答:
此设计题目,纯属一个技巧性的问题。并没有什么技术含量。可采用一块集成电路计数器 74163。这是四位二进制递增计数器,计数状态为:0000~1111。本设计是利用其“可以设置初始值的特点”。如果把初始值设为:1011,计数状态就是:1011~1111。这就是五进制计数器。如果把初始值设为:0100,计数状态就是...
用
74LS161
设计一个24进制计数器的电路图
答:
看图所示
用集成的同步十六进制计数器74161置数方式接成一个九进制加法计数器可以...
答:
十六进制计数器74161,与
74LS161
的功能和引脚是完全相同的,是同步置数,所以,要在计数到8时,即Q3Q2Q1Q0=1000时,产生置数信号LD信号即可,取高位的Q3,经一个非门,加到LD脚上即可,置数端D0~D3全接地。逻辑图如下,也是仿真图,这是计数到最大8时的截图,数码管你可以不用画,这是为了...
数字逻辑电路,求电路图!!用
74LS
192设计6进制减法计数器,外部反馈置数法...
答:
1、在电路仿真时候,觉得原理图是正确的,但运行不出想要的结果,把74LS192换成了同样是计数器的
74LS161
,结果可以实现4、7进制的转换,知道是这个芯片本身特点,要根据它自身的性质来修改原理图;2、还有,接地的标号中要把Net选项选为GND,不然在PCB制作中将没有接地这一个选项出现;3、在PCB板制作...
首页
<上一页
9
10
11
12
14
15
16
17
18
下一页
尾页
13
其他人还搜