用D触发器和必要的门电路设计一个可控的同步加法计数器，当控制信号M=0时为四进制M=1时为三进制

Question

如题所述

Answer 1

一是用时钟触发器和门电路进行设计；

二是用集成计数器构成。集成计数器一般都设有清零输入端和置数输入端，且无论是清零还是置数都有同步和异步之分，例如清零、置数均采用同步方式的有集成4位二进制同步加法计数器74163；

均采用异步方式的有4位二进制同步可逆计数器74193、4位二进制异步加法计数器74197、十进制同步可逆计数器74192；

清零采用异步方式、置数采用同步方式的有4位二进制同步加法计数器74161、十进制同步加法计数器74160；有的只具有异步清零功能，例如CC4520、74190、74191、74290则具有异步清零和置“9”的功能。

扩展资料：

触发器翻转后，在CP=1时输入信号被封锁。这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的，即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS触发器的路径；

该反馈线起到了使触发器维持在1状态和阻止触发器变为0状态的作用，故该反馈线称为置1维持线，置0阻塞线。

Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。Q4输出端至G6反馈线起到使触发器维持在0状态的作用，称作置0维持线；Q4输出至G3输入的反馈线起到阻止触发器置1的作用，称为置1阻塞线。因此，该触发器常称为维持-阻塞触发器。

参考资料来源：百度百科-D触发器

Answer 2

　　根据题意，电路最多需要4个状态，因此需要两片D触发器。设触发器输出Q1Q0，因此可以得出电路的状态转换图，由状态转换图可以画出次态卡诺图。

　　因此可以根据驱动方程和输出方程画出逻辑图。