CAN总线控制器主要保证数据链路层和物理层的通信质量。SJA1000是一种独立的CAN总线控制器。SJA1000 的内部结构如图 2 所示。
接口管理逻辑（IML）负责解释来自CPU的命令，控制 CAN 寄存器的寻址，向主控制器（CPU）提供中断信息和状态信息。
发送缓冲器（TXB）是CPU 和位流处理器（BSP）之间的接口，负责存储发送到CAN总线上的一条完整的报文。发送缓冲器的长度为13个字节，由CPU写入、位流处理器读出。
接收缓冲器（RXB、长度为13个字节）是验收滤波器和 CPU 之间的接口，用来存储从 CAN 总线上接收并被确认的信息。作为接收FIFO（RXFIFO，长度为64字节）的一个窗口，接收缓冲器可被CPU访问。CPU在接收FIFO的支持下，可以在处理一条报文的同时接收其他报文。
验收滤波器（ACF）将一条接收到的报文标识码与验收滤波器中的预设值相比较，以决定是否接收这条报文。在纯粹的接收测试中，所有的报文都保存在接收FIFO中，但只有验收滤波通过且无差错的报文，才能被保存在接收缓冲器中。
位流处理器（BSP）是一个控制发送缓冲器、接收FIFO和CAN总线之间数据流的程序装置。它还执行总线上的错误检测、仲载、总线填充和错误处理。位时序逻辑（BTL）监视串行的CAN总线和位时序。它在信息开头“弱势支配”的总线传输时，同步 CAN总线位流（硬同步），接收报文时再次同步下一次传送（软同步）。
错误管理逻辑（EML）负责限制传输层模块的错误。它接收来自位流处理器的出错报告，然后把有关错误统计告诉位流处理器和接口管理逻辑（IML）。 PCA82C250 是 CAN 控制器与物理总线之间的接口。该器件对总线提供了差动发送能力，同时对CAN控制器提供了差动接收能力。它可以用高达1Mbps的位速率在两条有差动电压的总线上传输数据，总线可连接 110 个节点。总线驱动器PCA82C250 的功能参如图 3 所示。
