74LS160实现60进制同步加法计数器

如题所述

举报该问题

推荐答案 2012-06-07

如图~

温馨提示：答案为网友推荐，仅供参考

当前网址：http://55.wendadaohang.com/zd/ceeRLeeGI.html

第1个回答 2013-05-09

我们综合性实验就是做这个，我发给你吧本回答被提问者采纳

相似回答

整体置数法将两片74ls160构成60进制计数器,进位端从哪引?答：对于扩展计数器的构建，通常会将4个74LS160主从触发器级联，通过连接适当的进位和选通信号，形成一个完整的60进制计数器。同时，零复位和置9输入端可以确保计数器在需要时清零或预置特定数值。整体设计中，要确保各个端口的信号正确同步和控制，以实现预期的60进制计数功能。

如何用74LS160设计同步六十进制计数器?答：用两片74LS160芯片设计一个同步六十进制计数器可使用同步级联、异步清零方式实现。其中个位计数为十进制形式。个位与十位计数器之间采用同步及连方式，个位计数器的进位信号连接到十位计数器的使能端EP，或ET，或EP、ET的并联，完成个位对十位计数器的进位控制。十位计数器计数到6时，Q1=Q2=1，用个2...

加法计数器74LS161答：用同步加法计数器74LS161（或74LS160）和二4输入与非门74LS20构成百以内任意进制计数器，并采用LED数码管显示计数进制。采用555定时器构成多谐振荡电路，为同步加法计数器提供时钟输入信号。例如，采用同步加法计数器74LS 161构成60进制加法计数器的参考电路如图2所示。图2 分析整个电路，可以将所需的逻辑...

整体置数法将两片74ls160构成60进制计数器,进位端从哪引?答：1、RCO 进位输出端 2、ENP 计数控制端 3、QA-QD 输出端 ENT 计数控制端 4、CLK 时钟输入端 5、CLR 异步清零端（低电平有效）6、LOAD 同步并行置入端（低电平有效）芯片介绍：74LS192 为加减可逆十进制计数器，CPU端是加计数器时钟信号，CPD是减计数时钟信号RD=1 时无论时钟脉冲状态如何，直接...

为什么74LS160制作的60进制计数器进位有点问题啊?答：你这么接肯定是不行的，个位进位错误。其实，74LS160十进制计数器是可以多片级联组成同步计数器的，而你接的是异步计数器。首先，两片74LS160用同一个时钟脉冲信号，即两片的CLK连在一起。个位计数器的进位端(15脚)连到十位计数器的7，10两脚上，十位改成六进制方法不变。这样改后就行了。

大家正在搜

同步七进制减法计数器 10进制加法计数器异步四进制加法计数器 4进制加法计数器七进制加法计数器六进制加法计数器二进制加法计数器同步六进制计数器同步五进制计数器

用74ls160和74ls161，用后者设计完了60进制的计...

用同步十进制加法计数器74LS160设计同步六进制

利用两片74LS160和必要的门电路构成六十进制计数器

如何用两片74ls160组成一个60进制计数器？最好有电路图...

数字电子技术题:由两片同步十进制加法计数器74LS160构成...

用74ls160怎么实现24进制或大于十进制的计数器,我需要...

整体置数法将两片74ls160构成60进制计数器，进位端从哪...

加法计数器74LS161