ILE：数据锁存允许控制信号输入线，
高电平有效。
/CS：选片信号输入线（选通数据锁存器），低电平有效。
/WR1：数据锁存器写选选通输入线，负脉冲有效，由 ILE、/CS、/WR1 的逻辑组合产生/LE1，当/LE1 为高电平时，数据锁存器状态随
输入数据线变化，/LE1 的负跳变时将输入数据锁存。
/XFER：数据传输控制信号输入线，低电平有效，负脉冲有效。
/WR2： DAC
寄存器选通输入线，负脉冲有效，由/WR2、 /XFER 的逻辑组合产生/LE2，当/LE2为高电平时，DAC 寄存器的输出随寄存器的输入而变化，/LE2的负跳变时将数据锁存器的内容打入DAC 寄存器并开始 D/A转换。
当WR2 和XFER 同时有效时，8位DAC 寄存器端为高电平“1”，此时 DAC 寄存器的输出端Q跟随输入端 D也就是输入寄存器Q端的电平变化；反之，当端为低电平“0”时，第一级8位输入寄存器 Q端的状态则锁存到第二级 8位DAC 寄存器中，以便第三级8位DAC
转换器进行 D/A转换。