altium中铺地后相近的导线中间，或元件的小空隙处也铺了铜（如图的白色圈内），有时不想在这些地方铺地，
每次得用好多次place<<ploygon pour cutout 修改屏蔽这些地方 ， 用没有好的设置方法尽量避免多次用place<<ploygon pour cutout 屏蔽这些地方。谢谢！！不胜感激！！
一种方法是修改覆铜与其它对象的间距规则，这样部分狭小空间内就不会覆进去了。缺点是间距缩小，可能会略微影响你预期的电气性能。
另一种方法可能更直白：你相邻走线之间留那么大的空隙，那不就是给覆铜留的吗？不想给覆铜留机会，就自己把腿夹紧一点儿……
另一种方法可能更直白：你相邻走线之间留那么大的空隙，那不就是给覆铜留的吗？不想给覆铜留机会，就自己把腿夹紧一点儿……
温馨提示：答案为网友推荐，仅供参考
第1个回答 2013-04-11
覆铜时，将Remove Islands Less Than这项参数改大一些，比如改为5本回答被提问者采纳
相似回答