即学C语言又学verilog语言会不会学乱?

我自学完fpga，可以写一些小程序了。想了解一下STM32，我可以同时把他们都学好吗，一个verilog, 一个C，会不会混乱啊？请哪位前辈指点一下

举报该问题

推荐答案 2013-01-06

不会 verilog和c有一些语法相像但是思路不同 verilog是描述语言更简单点 c看着简单真学精挺有难度 verilog学好容易但是主要不是语言是数字逻辑的设计然后verilog只不过是描述一下你的逻辑 c的话还是算法比较主要

温馨提示：答案为网友推荐，仅供参考

当前网址：http://55.wendadaohang.com/zd/QIeG84cFL.html

第1个回答 2013-01-06

c基本上是所有高级编程语言的基础学会了c学verilog就很容易语法稍有不同

相似回答

以前是学计算机的,学习c语言等等,现在学Verilog hdl 是不是很难,或者...答：不难的！verilog HDL和c 语法上有蛮多相似的，一个星期差不多就可以学会！但记住verilog HDL是硬件描述语言，要大脑中有电路，并且是并行执行的，而c语言是顺序执行的！我个人觉得很应该学啊，毕竟EDA是个很大的市场嘛!还有建议verilog 主要还是要结合CPLD,FPGA 实践重要！最后，祝你好运哈！

有C语言基础,再学verilog hdl 和vhdl那个上手比较快呢? 还有谁写的教...答：verilog hdl 和vhdl在语法上差别不是很大，建议精通一个，会看懂第二个。按照C语言的习惯的话，verilog hdl更适合我们，建议精通掌握verilog hdl，这个懂了，再看vhdl的代码的时候，就没有多大问题了。至于教程方面，国内有很多类似的教程，但大多数都是相互抄袭的。我国最早搞FPGA的人是北航的著名教授夏...

这几天没事,又看了看老夏的VERILOG的那本数,发现了一些宏观上不太理解...答：1、c语言是一条一条编译的，同时它又是顺序执行的，所以不会有问题。2、但是verilog或者VHDL语言呢就不一样了，这两种语言描述的硬件是并行执行的，但是编译或者仿真又是顺序的，就有可能出问题了。举个例子说明下：在一个always里面你对一个信号连续两次赋值了，在硬件上这两个是同时的，那应该给信...

FPGA高手请进答：而所谓的VHDL,Verilog，其实只是一种语言，但是你在写代码的时候一定要明白，你所写的东西，是一种硬件结构，而不仅仅象CPU执行C代码那样的一条一条的顺序执行，在高级FPGA工程师眼里，代码就是硬件。比如简单的if,else语句，在C语言中很好理解，但是在VHDL中，if语句很有可能会产生锁存器，导致时序...

以前是学计算机的,学习c语言等等,现在学Verilog hdl 是不是很难,或者...答：写verilog，说白了就是写RTL代码，基本可以做FPGA开发和IC设计验证，入行门槛比较高，但当然收入也是比较好的。如果用RMB的话，我在北京，基本月收入税前8000吧，我刚硕士毕业 2.做这方面的工作还需要学习哪些东西？其他的知识，当然分深度和广度了。广度就是说，你需要对各种协议的东西，比如AMBA PCI...

大家正在搜

verilog语言negedge verilog语言posedge verilog语言语法 verilog语言default verilog语言基本语句 verilog hdl语言 verilog语言怎么样 verilog语言特点 verilog语言可以做什么

同时掌握C和verilog好就业吗

没有学过C语言，可以直接学习Verilog HDL语言吗？

以前是学计算机的，学习c语言等等，现在学Verilog hd...

verilog语言与C语言的区别？

以前是学计算机的，学习c语言等等，现在学Verilog hd...

先学完易语言再学C语言会不会简单一点？

以前是学计算机的，学习c语言等等，现在学Verilog hd...

学习verilog HDL必须学习C语言吗？