同步时序电路的设计步骤；
同步时序电路的分析是根据给定的
时序逻辑电路，求出能反映该电路功能的
状态图。
状态图清楚地表明了电路在不同的输入、输出原状态时，在时钟作用下次态状态的变化情况。
同步时序电路的设计的设计是分析的反过程，其是根据给定的状态图或通过对设计要求的分析得到的状态图，设计出同步时序电路的过程。
这里主要讨论给定状态图的情况下的同步时序电路的设计，对于具体的要求得到状态图的过程一般是一个较复杂的问题，这是暂不讲。根据已知状态图设计同步时序电路的过程一般分为以下几步：
确定
触发器的个数。首先根据状态的个数来确定所需要触发器的个数，如给定的状态个数为n，由应满足n≤2K,K为实现这来状态所需要的触发器的个数。（实际使用时可能给定的状态中存在冗余项，这时一般还须对状态进行化简。）
第一步：根据问题的逻辑要求，建立原始流程表。
第二步；将原始流程表简化，得到最简流程表。
第三步：对最简流程表进行状态分配及不稳定状态的输出指定。
第四步：写出激励状态和输出状态
表达式。
第五步：画出逻辑
电路图。