55问答网
所有问题
VHDL语言中std_logic表示什么含义?
初学。。。。。。。。
举报该问题
推荐答案 2010-10-26
字面解释是“标准逻辑”,VHDL的一个库,包含一些
数据类型
和库函数,用法与作用和C语言里的
头文件
类似:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
等……
温馨提示:答案为网友推荐,仅供参考
当前网址:
http://55.wendadaohang.com/zd/IGecR4eL8.html
相似回答
大家正在搜
相关问题
问:VHDL语言中M:out STD_LOGIC_VECTO...
VHDL中STD_LOGIC类型+STD_LOGIC类型 是...
VHDL中std_logic_vector与std_logi...
&在VHDL语言中是什么意思,具体怎么用呢?谢谢
in std_logic_vector(7 downto 0...
VHDL语言中用CONV_INTEGER ( ):将STD_...
VHDL语言里的一些概念问题
vhdl语言 (DIR, GBAR : in std_log...