数字电路电路中，同步电路（即同步时序逻辑电路）和异步电路（即异步时序逻辑电路）有3点不同：
一、两者的概述不同：
1、同步电路的概述：在同步时序逻辑电路中有一个公共的时钟信号，电路中各记忆元件受它统一控制，只有在该时钟信号到来时，记忆元件的状态才能发生变化，从而使时序电路的输出发生变化，而且每来一个时钟信号，记忆元件的状态和电路输出状态才能改变一次。
2、异步电路的概述：异步时序逻辑是电路的工作节奏不一致，不存在单一的主控时钟，主要是用于产生地址译码器、FIFO和异步RAM的读写控制信号脉冲。
二、两者的特点不同：
1、同步电路的特点：同步逻辑最主要的优点是它很简单。每一个电路里的运算必须要在时钟的两个脉冲之间固定的间隔内完成，称为一个 '时钟周期'。只有在这个条件满足下（不考虑其他的某些细节），电路才能保证是可靠的。
2、异步电路的特点：除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件；电路状态改变完全有外部输入的变化直接引起。由于异步电路没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。
三、两者的电路分析不同：
1、同步电路的电路分析：均先依据电路图得到电路描述的三大方程，即驱动（激励）方程、状态方程（组）、输出方程，然后依据三大方程得出描述电路逻辑功能的三大图表（通常时序图为实验或仿真条件下的观察图像，分析时可略），最后依据图表描述电路的逻辑功能。
2、异步电路的电路分析：异步时序逻辑电路分析时，还需考略各触发器的时钟信号，当某触发器时钟有效信号到来时，该触发器状态按状态方程进行改变，而无时钟有效信号到来时，该触发器状态将保持原有的状态不变。
参考资料来源：百度百科-同步时序逻辑电路
参考资料来源：百度百科-异步时序逻辑
一、利用系统不同
1、同步电路利用时钟脉冲使其子系统同步运作。
2、异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。
二、优点不同
1、由于异步电路具有下列优点：无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性。
2、同步逻辑最主要的优点是它很简单。每一个电路里的运算必须要在时钟的两个脉冲之间固定的间隔内完成，称为一个 '时钟周期'。只有在这个条件满足下，电路才能保证是可靠的。
三、电路不同
1、异步电路主要是组合逻辑电路，用于产生地址译码器、FIFO或RAM的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。
2、同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟CLK，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。
参考资料来源：百度百科-同步时序逻辑电路
参考资料来源：百度百科-异步时序电路
本回答被网友采纳同步电路是电路里的时钟相互之间是同步 ，同步的含义不只局限于同一个CLOCK，而是容许有多个CLOCK，这些CLOCK的周期有倍数关系并且相互之间的相位关系是固定的就可以。比如， 10ns, 5ns, 2.5ns 三个CLOCK的电路是同步电路。我们现在的综合，STA都是针对同步电路的。
异步电路是指CLOCK之间没有倍数关系或者相互之间的相位关系不是固定的，比如5ns, 3ns 两个CLOCK是异步的。异步电路无法作真正意义上的综合及STA，如果在同步电路里夹杂有异步电路，就set_flase_path。所以异步电路只有 靠仿真来检查电路正确与否。
注意：
异步电路主要是组合逻辑电路，用于产生地址译码器、FIFO或RAM的读写控制信号脉冲，但它同时也用在时序电路中，此时它没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。 在同步电路设计中一般采用D 触发器，异步电路设计中一般采用锁存器（Latch）。本回答被网友采纳
时序逻辑电路分为：同步时序电路和异步时序电路。
①同步时序电路
同步时序电路的输入为时钟，并控制电路的时序和延时。因此可以把同步时序电路进一步分为：时钟同步时序电路和脉冲同步时序电路。原理图如下：
同步时序电路的计数器例子（注意时钟的连接方式，所有的JK触发器同步）：
②异步时序电路
异步时序电路的特点是没有统一的时钟来控制电路状态的切换。输入的数据会直接影响电路状太的改变。
异步时序电路的计数器例子（注意时钟的连接方式）：
而对于时序逻辑电路，最关键的问题是时钟脉冲和触发器，每一个触发器工作时都需要时钟脉冲信号。因此，当所有触发器用同一个时钟脉冲信号时，就叫同步时序逻辑电路。而当每一个触发器各用不同的时钟信号时，就叫异步时序逻辑电路。这就是区别。本回答被提问者采纳