24进制计数器的设计

最好是74160 74161做的我需要设计电路图用Quartus2设计仿真的更好（加100分）
有的大大发我吧百度Hi我谢谢

推荐答案 2010-07-01

用74161做了个24进制的计数器，主要元器件为：74161（集成计数器）、7SEG-BCD(七段bcd数码显示管）、7401（与非门）、7404（与非门）、BUTTON（按钮）、NAND(与非门）、AND(与门）、RES（电阻）。工作原理：没按一次BUTTON，提供一次上升沿脉冲，第一块74161计数一次，每计数到十次时，下一块74161计数一次，计数从0开始，计数到23，为二十四进制计数器，到达23后又从0开始计数。

用的是proteus仿真的，不知合你的意不？

发张截图给你看看吧！行的话就联系我，给你仿真图。

温馨提示：答案为网友推荐，仅供参考

当前网址：http://55.wendadaohang.com/zd/I8eLIcRFQ.html

其他回答

第1个回答 2020-06-08

相似回答

如何设计一个24进制计数器?答：要设计一个24进制计数器，要用两片74LS161，分别计十位和个位数。但是，因为74LS161是四位二进制计数器，首先要把个位的改成十进制计数器，并产生一个进位信号送到十位计数器。这要用反馈置数法。而两位合起来组成24进制计数器，就利用计数24的值产生复位信号，使两片计数器回0，这只能用反馈清...

用两片74ls290设计24进制计数器,还带上电路图答：74LS90就是十进制计数器，可以做十位，个位计数器。而要解决是问题是个位向十位进位，逢24回零，实现24进制计数，最大数是23。一片74LS290计数规律是满十就清零，这样就构成了10进制的计数器，一片74LS290满六就清零，这样就构成了6进制的计数器。当十进制计数器满十以后，输出一个信号给六进制...

用verilog程序设计一个具有异步清零功能的24进制计数器答：module counter_24 ( input clk, input rst, input cnt_in ,output reg cnt_out );reg [4:0] cnt;always @ (posedge clk or posedge rst_n) begin if (rst) cnt <= 5'b0;else if (~cnt_in) cnt <= cnt;else if (cnt == 5'b10110) cnt <= 5'b0;else cnt <= cnt + 1'...

quartus采用74161设计一个24计数器(用原理图设计),要电路图即可_百度知 ...答：4102、7401（与非门1653）、7404（与非门）、BUTTON（按钮）、NAND(与非门）、AND(与门）。RES（电阻）。工作原理：没按一次BUTTON，提供一次上升沿脉冲，第一块74161计数一次，每计数到十次时，下一块74161计数一次，计数从0开始，计数到23，为二十四进制计数器，到达23后又从0开始计数。

用两片74LS90设计24进制计数器,用数码显示输出,求图答：74LS90就是十进制计数器，可以做十位，个位计数器。而要解决是问题是个位向十位进位，逢24回零，实现24进制计数，最大数是23。1.74LS90是2-5十进制异步计数器，您要先做八进制连接7490到十进制(CP1和Q0, CP0作为输入，Q3作为输出为十进制)，然后使用异步数跳过一个状态来实现八进制计数。2.把...

大家正在搜

24进制计数器设计思路用74ls161设计24进制计数器用74160组成24进制计数器 24进制计数器模块用74161设计24进制计数器设计一个二十四进制计数器用74ls160设计24进制计数器实现24进制计数器用161设计24进制计数器