数字电子技术基础大作业
一、设计任务
利用所学的数字电子技术基础知识，查阅相关资料和文献，试设计一数字钟电路。
二、设计条件
基于Multisim仿真软件设计与调试。
三、设计要求
① 时间以24小时为一个周期；
② 显示时、分、秒；
③ 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； ④ 要求针对你的设计写出你的设计实现过程；
⑤ 可以自己在此基础上增加功能。
四、完成时间：
（1）完成截止时间：2009年6月21日；
（2）需交材料：设计文档和实现的Multisim仿真文件
（发到教师邮箱，文件名： 学号_姓名 ）
1/10
可供参考的设计内容（12小时周期）（设计不局限于以下思想和器件）
1. 设计思想:
数字钟主要分为数码显示器、60进制和12进制计数器、频率振荡器和校时这几个部分。数字钟要完成显示需要6个数码管，八段的数码管需要译码器械才能显示，然后要实现时、分、秒的计时需要60进制计数器和12进制计数器，在在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。60进制可能由10进制和6进制的计数器串联而成，而小时的12进制可以采用74LS191的十进制计数器和D触发器来产生计数和进位。频率振荡器可以由晶体振荡器分频来提供，也可以由555定时来产生脉冲并分频为1HZ。主体思路如下图所示：
2. 电路结构与原理图
（1）数码显示器
在Multisim8仿真器件中，数码管分为需要译码器显示的和无需译码直接显示的两种，需要译码器的数码管有共阳极和共阴极之分，此电路采用的是不需译码直接显示的数码管（如图1所示），这样就简化了电路，增加了调试的正确性。如图2所示的数码管需要译码器才能显示，74LS47是驱动共阳极数码管的
2/10
器件，74LS48是驱动共阴极数码管的器件。
图1 不需译码管的数码管
图2 需译码器的双数码显示
图片加载失败
点击图片重新加载
图3 译码器驱动共阴极数码管电路
如图3所示电路，从74LS48的A，B，C，D端输入二进制数便可完成显示功能，而图1的数码管直接输入二进制数便可显示。
（2）60进制计数和12进制计数
在设计数字钟电路中，进制是最主要的一部分，它关系着显示的正确与否。关键在于了解各种器件的作用及功能，而且在调试的过程中容不容易出问题，电路会不会变得复杂，器件的选择最好要统一，以便调试成功。
① 分和秒的六十进制：
从常理可知，数字钟需要六十进制和十二进制计数器，而六十进制可通过十进制和六进制串联而成，从而完成数码显示。因为同步加法计数器74LS161可构成16进制以下的计数器，所以此电路中分和秒的计时都采用74LS161来进行设计。而小时是12进制计数，依然用74LS161，但电路作了改进。
3/10
在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS161N的反馈置数法来实现十进制功能和六进制功能，十进制的同步加法计数器有74160和74192，而没有现成的六进制同步加法计数器。图4是用74LS161构成六进制计数器的结构图，根据74LS161的结构把输出端的0101（十进制为
5）用一个与非门74LS00引到Load端便可置0，这样就实现了六进制计数。图5是用74LS161构成十进制计数器的结构图，同样，在输出端的1001（十进制为9）用一个与非门74LS00引到Load端便可置0，这样就实现了十进制计数。在分和秒的进位时，用秒计数器的Load端接分计数器的CLK控制时钟脉冲，脉冲在上升沿来时计数器开始计数。
图片加载失败
点击图片重新加载
图4 74LS161构成六进制计数器
4/10
图片加载失败
点击图片重新加载
图5 74LS161构成十进制计数器
② 小时的十二进制：
数字钟的小时要用到十二进制，要用到十进制，并且在计数到12时要清零，所以不能用单纯的十进制计数器，考虑到在12时要清零，还是要用两个74LS161来实现。具体的电路图如图6。个位采用十进制，而且当同时满足十位为1，各位为2时，两个计数器同时清零，这自然就要想到用与非门和非门反馈接到清零或置数端来实现，电路也是用反馈置的方法。其他原理与①相同，不再细讲。。
（3） 校时
由于Multisim可以仿真，并有函数发生器，最简单的校时方法就是通过开关用函数发生器对CLK端输入脉冲以改变显示的数值。此电路的设计就是采用这种方法校时的，虽可以只用一个函数发生器来实现同步，但调试时结果不能体现出来，所以用另外的函数发生器来实现校时。追问
一、设计任务
利用所学的数字电子技术基础知识，查阅相关资料和文献，试设计一数字钟电路。
二、设计条件
基于Multisim仿真软件设计与调试。
三、设计要求
① 时间以24小时为一个周期；
② 显示时、分、秒；
③ 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； ④ 要求针对你的设计写出你的设计实现过程；
⑤ 可以自己在此基础上增加功能。
四、完成时间：
（1）完成截止时间：2009年6月21日；
（2）需交材料：设计文档和实现的Multisim仿真文件
（发到教师邮箱，文件名： 学号_姓名 ）
1/10
可供参考的设计内容（12小时周期）（设计不局限于以下思想和器件）
1. 设计思想:
数字钟主要分为数码显示器、60进制和12进制计数器、频率振荡器和校时这几个部分。数字钟要完成显示需要6个数码管，八段的数码管需要译码器械才能显示，然后要实现时、分、秒的计时需要60进制计数器和12进制计数器，在在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。60进制可能由10进制和6进制的计数器串联而成，而小时的12进制可以采用74LS191的十进制计数器和D触发器来产生计数和进位。频率振荡器可以由晶体振荡器分频来提供，也可以由555定时来产生脉冲并分频为1HZ。主体思路如下图所示：
2. 电路结构与原理图
（1）数码显示器
在Multisim8仿真器件中，数码管分为需要译码器显示的和无需译码直接显示的两种，需要译码器的数码管有共阳极和共阴极之分，此电路采用的是不需译码直接显示的数码管（如图1所示），这样就简化了电路，增加了调试的正确性。如图2所示的数码管需要译码器才能显示，74LS47是驱动共阳极数码管的
2/10
器件，74LS48是驱动共阴极数码管的器件。
图1 不需译码管的数码管
图2 需译码器的双数码显示
图片加载失败
点击图片重新加载
图3 译码器驱动共阴极数码管电路
如图3所示电路，从74LS48的A，B，C，D端输入二进制数便可完成显示功能，而图1的数码管直接输入二进制数便可显示。
（2）60进制计数和12进制计数
在设计数字钟电路中，进制是最主要的一部分，它关系着显示的正确与否。关键在于了解各种器件的作用及功能，而且在调试的过程中容不容易出问题，电路会不会变得复杂，器件的选择最好要统一，以便调试成功。
① 分和秒的六十进制：
从常理可知，数字钟需要六十进制和十二进制计数器，而六十进制可通过十进制和六进制串联而成，从而完成数码显示。因为同步加法计数器74LS161可构成16进制以下的计数器，所以此电路中分和秒的计时都采用74LS161来进行设计。而小时是12进制计数，依然用74LS161，但电路作了改进。
3/10
在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS161N的反馈置数法来实现十进制功能和六进制功能，十进制的同步加法计数器有74160和74192，而没有现成的六进制同步加法计数器。图4是用74LS161构成六进制计数器的结构图，根据74LS161的结构把输出端的0101（十进制为
5）用一个与非门74LS00引到Load端便可置0，这样就实现了六进制计数。图5是用74LS161构成十进制计数器的结构图，同样，在输出端的1001（十进制为9）用一个与非门74LS00引到Load端便可置0，这样就实现了十进制计数。在分和秒的进位时，用秒计数器的Load端接分计数器的CLK控制时钟脉冲，脉冲在上升沿来时计数器开始计数。
图片加载失败
点击图片重新加载
图4 74LS161构成六进制计数器
4/10
图片加载失败
点击图片重新加载
图5 74LS161构成十进制计数器
② 小时的十二进制：
数字钟的小时要用到十二进制，要用到十进制，并且在计数到12时要清零，所以不能用单纯的十进制计数器，考虑到在12时要清零，还是要用两个74LS161来实现。具体的电路图如图6。个位采用十进制，而且当同时满足十位为1，各位为2时，两个计数器同时清零，这自然就要想到用与非门和非门反馈接到清零或置数端来实现，电路也是用反馈置的方法。其他原理与①相同，不再细讲。。
（3） 校时
由于Multisim可以仿真，并有函数发生器，最简单的校时方法就是通过开关用函数发生器对CLK端输入脉冲以改变显示的数值。此电路的设计就是采用这种方法校时的，虽可以只用一个函数发生器来实现同步，但调试时结果不能体现出来，所以用另外的函数发生器来实现校时。追问
哥，我求电路图
追答等等，我找一下
追问嗯嗯
追答
姐，我要一个总的电路图
追答这一张是最后一张，前几张没有发送过去，我从新给你发送
对不起这个我没有
追问161里那个2脚接的啥呀
温馨提示：答案为网友推荐，仅供参考
相似回答