55问答网
所有问题
用74LVC161设计一十进制计数器
如题所述
举报该问题
其他回答
第1个回答 2012-12-06
相似回答
怎么分别用反馈清零法和反馈置数法将
74LVC161
接成
十进制计数器
答:
置数法也行用1001(9)置0000(0)也是0-9十个状态 本回答由电脑网络分类达人 郝彬伍推荐 举报| 答案纠错 | 评论 3 5 jiaojian611135 采纳率:54% 擅长: 电脑外接设备 其他编程语言 手机使用 MP4/MP3 魔兽争霸 为您推荐: 反馈清零法是什么 反馈清零法定义
74ls
160反馈清零法 触发器的清零和置位 同...
分别用集成
计数器
74161 4位同步二
进制
加法计数器芯片的反馈清零法和反馈...
答:
置数法:Q3(11)接非门,非门接Ld(9)D0-D3均接低电平 本回答由网友推荐 举报| 答案纠错 | 评论(1) 2 3 有6431 采纳率:50% 擅长: 暂未定制 其他回答 741614乘2乘
10
11111111nhg | 发布于2011-09-19 举报| 评论 0 4 为您推荐: 74161 任意
进制计数器
三位二进制加法计数器 4位二进制计数...
74lvc161
用verilog写模块关于同步置位与异步清零的问题!
答:
十进制
即为从0-9九种状态。RD是异步清零端,就是任何时候当RD为0时,QA,QB.QC.QD回到0重新开始
计数
。故让计数到10的时候,QD,QC,QB,QA为1010时,让RD为0 ,于是
用一
个与非门。当到1010时,经与非门后送到RD,清零。重新开始计数。
二
十进制
加法
计数器
答:
一个
74LVC161
是4位,最多为16
进制
,20进制需要两个74LVC161芯片,2的五次方为32,所以只要5位就足够了。20的2进制码为10100,用反馈清零法相对容易。由于电路图在此处无法画出,我就用文字叙述一下哈~最起先是两芯片的连接:两芯片给同一时钟CLK;复位端CR接一起;置位使能端PE接一起;第一块...
74ls
194a 后边的a表示什么意思?
答:
74HC163 DECADE COUNTERS
十进制计数器
74HC164 SERIAL-PARALLEL SHIFT REG 串入并出74HC165 PARALLEL-SERIAL SHIFT REG 并入串出74HC166 SERIAL-PARALLEL SHIFT REG 串入并出74HC173 TRI-STATE D FLIP-FLOP 三态D触发
器74
HC174 HEX D FLIP-FLOP W/CLEAR 六D触发器74HC175 HEX D FLIP-FLOP W/CLEAR 六D触发...
大家正在搜
用161设计六十进制计数器
用161设计二十四进制计数器
用74ls161设计五进制计数器
74ls161设计十进制计数器
74161设计12进制计数器
74ls161设计24进制计数器
74160设计24进制计数器
74161设计8进制计数器
74ls161设计九进制计数器