第1个回答 2024-05-13
1. PRECISION 1000 // 预设精度为1000
2. RESOLUTION 10 // 布局网格大小为0.01um（10/1000），如果没有设置这行，预设值是数据库单位
3. LVS COMPARE CASE YES // 设定是否开启大小写的比较，只有当设置为YES时，SOURCE CASE和LAYOUT CASE才起作用
4. LAYOUT CASE YES // 是否区分布局netlist（device & pin name）大小写
5. LAYOUT PATH "CELLNAME.gds" // 布局数据库路径
6. LAYOUT PRIMARY "CELLNAME" // 布局数据库top cell
7. LAYOUT SYSTEM GDSII // 布局数据库的数据类型为gds
8. SOURCE CASE YES // 是否区分源netlist（device & pin name）大小写
9. SOURCE PATH "CELLNAME.spice" // netlist数据库路径
10. SOURCE PRIMARY "CELLNAME" // netlist数据库top cell
11. SOURCE SYSTEM SPICE // netlist数据库的数据类型为spice
12. UNIT LENGTH u // 定义尺寸、距离的单位u=1e-6m，预设值为u（u、mil、mm、cm、inch、m）
13. UNIT CAPACITANCE fF // 定义电容的单位f=1e-15F，预设值为fF（aF、fF、pF、nF、uF、mF、F、kF、megF、gF、tF）
14. UNIT RESISTANCE OHM // 定义电阻的单位，预设值为Ohm（ohm、aohm、fohm、pohm、nohm、uohm、mohm、kohm、megohm、gohm、tohm）
15. ERC RESULTS DATABASE "erc.db" ASCII // 记录结果的资料以ASCII码存储
16. LVS REPORT "lvs.rep" // LVS report的文档名称
17. MASK SVDB DIRECTORY "svdb" QUERY XRC // LVS report格式，如此才能使用RVE看lvs report；XRC---->for rc extraction
18. LVS POWER NAME "VDD" "SAVDD?" "?VDD?" "?VCC?" "?vcc?" "?vdd?" // 定义layout power name
19. LVS GROUND NAME "VSS" "SAVSS?" "?gnd?" "?GND?" "?VSS?" "?vss?" // 定义layout ground name
20. LVS SPICE PREFER PINS NO // 决定subcircuit的pin name是否优先于global
21. LVS REPORT MAXIMUM ALL // show所有的lvs error report
22. LVS SIGNATURE MAXIMUM ALL // 当layout结构相似，扩展比较net的节点数，去看相邻的元件大小来决定某个元件位于source的何处
23. LVS CHECK PORT NAMES YES // LVS是否要检查port name
24. LVS IGNORE PORTS NO // 做LVS时是否要忽略掉layout和source的pin name
25. VIRTUAL CONNECT COLON NO // 决定多条net是否允许用冒号链接（常用来链接电源地）
26. VIRTUAL CONNECT NAME PIN_NAME // 当冒号链接YES后，有两个以上同名的PIN_NAME时会被认为接在一起
27. LVS BOX LAYOUT CELL_NAME // "黑盒子"
28. LVS BOX SOURCE CELL_NAME // "黑盒子"
29. LVS DEPTH ALL // 可识别到底层到顶层的所有shapes
30. PORT DEPTH ALL // （仅用于calibre LVS/LVS-H）
31. TEXT DEPTH ALL // （仅用于calibre LVS/LVS-H）
32. LVS ABORT ON SUPPLY ERROR NO // 在做LVS检查途中发现有short情况是否立刻停止后续检查报错short信息（lvs.report.short）
33. LVS ALL CAPACITOR PINS SWAPPABLE YES // 电容的两个pin脚是否可以互换
34. LVS CHECK PORT NAMES YES // 决定LVS check是是否比较layout与source的port name是否相同
35. VIRTUAL CONNECT COLON NO // 决定多条net是否允许用冒号链接（常用来链接电源地）
36. VIRTUAL CONNECT NAME PIN_NAME // 当冒号链接YES后，有两个以上同名的PIN_NAME时会被认为接在一起
37. LVS BOX LAYOUT CELL_NAME // "黑盒子"
38. LVS BOX SOURCE CELL_NAME // "黑盒子"
39. LVS SOFT SUBSTRATE PINS NO // 决定substrate and bulk pins是否在电路中视为有用
40. LVS FILTER UNUSED OPTION B // gate是floating，或者没有路径连接到任何PAD，而且mos的source或者drain有一端是floating的
41. LVS FILTER UNUSED BIPOLAR YES // 是否过滤掉没用的bipolar
42. LVS GLOBALS ARE PORTS YES // 是否将netlist所定义的“.GLOBAL POWERNAME”视为PORT
43. TEXT PRINT MAXIMUM ALL // 将top cell中所有的text对象和port写入到report中
44. LVS PROPERTY RESOLUTION MAXIMUM ALL // LVS不限制不确定元件个数
45. LVS SOFTCHK PWELL_ALL CONTACT // 检查pwell是否都连接在一起
46. TRACE PROPERTY device_type(device_name) C1 C2 C3 // 例如：TRACE PROPERTY mn(n18) w w 5
47. LVS BUILTIN DEVICE PIN SWAP YES // 内置设备pin交换
48. LVS DISCARD PINS BY DEVICE NO // 是否过滤掉没用的pin
49. LVS INJECT LOGIC NO // 是否注入逻辑
50. LVS EXPAND UNBALANCED CELLS YES // 是否展开不平衡的cell
51. LVS EXPAND SEED PROMOTIONS NO // 是否展开种子提升
52. LVS PRESERVE PARAMETERIZED CELLS NO // 是否保留参数化cell
53. LVS GLOBALS ARE PORTS YES // 是否将netlist所定义的“.GLOBAL POWERNAME”视为PORT
54. LVS REVERSE WL NO // 是否反转WL
55. LVS SPICE SLASH IS SPACE YES // 是否将SPICE中的斜杠视为空格
56. LVS SPICE ALLOW FLOATING PINS YES // 是否允许浮动pin
57. LVS SPICE ALLOW UNQUOTED STRINGS NO // 是否允许未引号的字符串
58. LVS SPICE CONDITIONAL LDD NO // 是否允许条件性的LDD
59. LVS SPICE CULL PRIMITIVE SUBCIRCUITS NO // 是否允许删除原始子电路
60. LVS SPICE IMPLIED MOS AREA NO // 是否允许隐含的MOS面积
61. LVS SPICE MULTIPLIER NAME // LVS SPICE选项
62. LVS SPICE OVERRIDE GLOBALS NO // 是否覆盖global
63. LVS SPICE REDEFINE PARAM NO // 是否重新定义参数
64. LVS SPICE REPLICATE DEVICES NO // 是否复制设备
65. LVS SPICE STRICT WL NO // 是否严格WL
66. LVS STRICT SUBTYPES NO // 是否严格子类型
67. LVS DOWNCASE DEVICE NO // 是否将设备名称转为小写
以上内容是根据您提供的原始文本进行改写和润色，以提高内容质量并确保语义不变。每个条目都进行了编号，并且条目之间进行了换行，以便于阅读和理解。