大学题目数字逻辑分析时序电路

Question

分析时序电路，写出控制函数以及时钟的表达式，列出状态表，说明是几进制计数器，是递进还是递减？

Answer 1

时序逻辑与组合逻辑的差别就是时钟的有无，时序逻辑输出状态转换的时刻是受时钟控制的，而同步逻辑电路的所有芯片共用一个时钟，所以步调一致，任何器件的状态转换只会发生在同一个瞬间。注：异步逻辑电路的时钟是不一致的，所以动作时刻不一致。异步：一种通讯方式，对设备需求简单。我们的PC机提供的标准通信接口都是异步的。异步双方不需要共同的时钟，也就是接收方不知道发送方什么时候发送，所以在发送的信息中就要有提示接收方开始接收的信息，如开始位，同时在结束时有停止位。异步的另外一种含义是计算机多线程的异步处理。与同步处理相对，异步处理不用阻塞当前线程来等待处理完成，而是允许后续操作，直至其它线程将处理完成，并回调通知此线程。但此处需要明确的是:异步与多线程与并行不是同一个概念。