55问答网
所有问题
当前搜索:
74ls90十六进制加法计数器
通过调整时钟端连接方式,求解用
74ls90
芯片完成十
进制计数
功能,并用共阳 ...
答:
74LS90
就是十
进制加法计数器
,用一片译码器74LS247就可以配共阳数码管显示了,电路图也是仿真图如下。
4. 可任意启动/停止的电子秒表设计
答:
你好像是个学生,这应该是个课程设计的题目,你应该自己练习做~~这个实现起来很简单,用晶振,C51芯片,七段数码管,5VDC电源,一个按键,导线,好像还要用译码器等~~你还是自己动脑思考一下吧!~
如何用
74ls
390设计一个50
进制计数器
答:
第一片
74LS90
采用10
进制计数
模式,clka是时钟信号输入端(下降沿有效),Q3、Q2、Q1、Q0是输出8421BCD码,
计数
值由0(0000)到9(1001)。第二片采用5进制计数模式,clkb是时钟输入(下降沿有效),Q3、Q2、Q1是输出(Q0可以不接),计数值由0(Q3Q2Q1:000)到4(Q3Q2Q1:100)。下图中40...
四十
进制计数器
的设计?
答:
设计四十
进制
的
计数器
,输出为8421BCD码,原图是用两片
74LS90
,只要删掉原图中的2输入与门即可,将原来的R0(1)复位端接到R0(2)上,其它不变。如下图所示。为了验证电路的正确,下图是用proteus 仿真的结果,是计数到最大数39时的截图。
用
74LS90
组成八
进制计数器
,不知道这样画得对不对!
答:
另外还有很多种分类不一一列举,但是最常用的是第一种分类,因为这种分类可以使人一目了然,知道这个计数器到底是什么触发方式,以便于设计者进行电路的设计。此外,也经常按照计数器的
计数进制
把计数器分为二
进制计数器
、十进制计数器等等。以上内容参考 百度百科-
74
系列引脚图管脚图 ...
74LS90
D和74LS138N有什么不一样?
答:
7490是计数器,而138是译码器,
90
可以用作多
进制计数器
,138就三线的译码器,别的不多说了,LZ是工科的吧,去网上搜一下功能表就OK了!
用基本触发器(D)实现模10
加法计数器
怎么做(要用
74ls90
芯片实现)
答:
有10个状态,需要四个D触发器,状态为0001,0010,0011,0100,0101,0110,0111,1000,1001,1010 画出四个卡诺图,分别是四个输出的,化简就可以用最小化设计,加点门电路反馈就可以了,具体实现因为不好发图,很抱歉 顺便说下,
74ls90
是十/二
进制计数器
,不是D触发器,应该是74ls74 ...
电路如图所示,试确定该电路为几
进制计数器
。
答:
脉冲从CPB进去,输出从QB、QC、QD输出时为五进制记数;脉冲从CPA进去,QA接CPB,输出从QD、QC、QB、QA输出时为十进制记数。一般地:1.设计n
进制计数器
,n为几位数就需几块
74LS90
。2.每块74LS90的两脉冲都按10进制接法相连接,置数S9端无效。3.高位的计数脉冲来自低位的QD,符合“逢十进一...
大佬,谁知道用反馈清零法
74ls90
接成65
进制
怎么接?
答:
用反馈清零法
74ls90
接成65
进制计数器
,需要用两片
74LS90
,反馈清零法需要4输入的与门74LS21,利用计数值65产生复位信号,使两片计数器回0,实现改制。但是最大数是64。仿真图如下所示,图中的数码管是为了显示仿真效果的,你不用画。
74LS90
怎么给逻辑电平输出
计数
?
答:
7490是二-五-十进制异步
计数器
,你要做八进制的就先把7490接成十进制的(CP1与Q0接,以CP0做输入,Q3做输出就是十进制的),然后用异步置数跳过一个状态达到八
进制计数
.
<涓婁竴椤
1
2
3
4
5
6
7
8
9
10
涓嬩竴椤
灏鹃〉
其他人还搜